# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-73509 (43)公開日 平成5年(1993)3月26日

(51)Int.Cl.*	識別記号	庁内整理番号	FI	技術表示管理
G 0 6 F 15/16	310 P	8840-5L		
9/46	360 F	8120-5B		

審査請求 未請求 請求項の数2(全 7 頁)


(21)出願番号	特顯平3-232860	(71)出顧人	000006013 三菱電機株式会社	
(22)出顧日	平成3年(1991)9月12日	東京都干代田区丸の内二丁目 2 帯 3 号 (72)発明者 中塚 圏男 円崎市塚口本町 8 丁目 1 番 1 号 三菱電機 株式会計満信機製作所内		
		(74)代理人	弁理士 高田 守 (外1名)	

(54)【発明の名称】 プロセツサ間通信方式

# (57)【要約】

【目的】 複数個のスレーブプロセッサにデータを送信 するときに、同時に送信することの出来るプロセッサ間 通信方式を得る。

【構成】 マスタプロセッサ10より複数個のスレーブ プロセッサ20にデータを送信する際に、複数個のスレ ーププロセッサ20のそれぞれの2-PORTメモリ2 3に、送信用のデータを書き込み、マスタプロセッサ1 0よりの割り込みを複数個のスレーププロセッサ20に 同時に発生させ、それぞれの、複数個のスレーブプロセ ッサ20がマスタプロセッサ10よりの割り込みを受信 し、2-PORTメモリ23より、送信されたデータを 読み込むことにより、同時にマスタプロセッサよりのデ ータを受信する構成とした。



## 【特許請求の範囲】

【請求項1】 以下のメモリと、マスタプロセッサと、 複数のスレーププロセッサと、信号線を有するプロセッ サ間済信方式

- (a) マスタプロセッサ及びスレーブプロセッサからア クセスされるメモリ、
- (b) 以下の要素を有するマスタブロセッサ、
- (b1) 複数のスレーブプロセッサに対して割り込み信号を発生させる割込発生部、
- (b2) 複数のスレーブプロセッサに送るデータをメモ リに設定するマスタCPU、
- (c) 以下の要素を有するスレーブプロセッサ
- (c1) マスタブロセッサからの割込み信号を受け付ける割込コントローラ.
- (c2)割込コントローラの割込み信号の受け付けに基づき、メモリに設定されたデータをアクセスするスレープCPU、
- (d) 上記マスタプロセッサの割り込み信号を各スレー ブプロセッサの割込コントローラに伝える信号線。

【請求項2】 以下の工程を有し、マスタブロセッサが 複数のスレーブプロセッサにデータの送信を行なうプロ セッサ間通信方式

- (a) マスタプロセッサがスレーブプロセッサに送信するデータをメモリに設定する設定工程、
- (b) 上記設定工程後、マスタブロセッサが複数のスレーププロセッサに同時に割り込みを発生させる割り込み 通知工程、
- (c) スレーブプロセッサが上配割り込み通知工程で発生された割り込みを感知して、設定工程で設定されたメモリのデータをアクセスするアクセス工程。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、マルチプロセッサシ ステムにおけるプロセッサ間通信方式に関するものであ る。

#### [0002]

【従来の技術】図4は、例えば特開昭60-237566号公額に示された従来のプロセッサ問題信方式を示す構成図である。図において、10はプロセッサA、20はプロセッサB、40は共有メモリ、300、301は割り込み信号線)である。

[0003] 次に動作について説明する。図4に示すように、プロセッサA10またはプロセッサB20のいずれからもアクセスできる共義メモリエリア40を置くことによりデータ程受を行うものである。この共有メモリエリア40は、プロセッサA10またはプロセッサB20用と分けてアドレスを決めて別り付けておき、送信側プロセッサA10が相手のプロセッサB20用と分けてアドレスを決めて別り付けておき、送信側プロセッサA10が相手のプロセッサB20に送りたい場所ある

いは状態等のデータをその自分に刺り付けられたメモリ に書き込む。これは通常のメモリアクセスとまったく同 様に行われる。送信側プロセッサはデータを書き込み 後、受信側プロセッサに I / O命令等を送出する。受信 側プロセッサは、送信側プロセッサの命令を受信側プロ セッサの割り込み原因とするように設定しておく。また 受信側プロセッサは、送信側プロセッサが、すぐ次の処 理に移行できるように、つまりI/O命令等を終了させ るべく、応答信号を即時返送する。受信側プロセッサ は、その後自分の好きな時間に送信側からおくられてき た指示等のデータを読みとり処理すれば良い。このと き、送信側プロセッサはプロセッサA10またはプロセ ッサB20のどちらであってもかまわないし、同じ方法 で通信可能である。また、前述したような方法でデータ を転送したとき、両プロセッサの処理のスピードがあわ ないとき(たとえば片方の送信側プロセッサが相手の受 信側プロセッサにおくりたいデータがたくさんあるのに 受信側プロセッサは別の処理に忙しくてデータを受け付 ける時間がない様なとき)があると、データの授受確認 をしなければならない。この場合には、受信側プロセッ サが受信側を完了すると、そのエリアをクリア(または ある応答パターンをかきこむ)することによって送信側 プロセッサに未だデータを処理し終わってないことを通 知する。従って、送信側プロセッサは、通信エリアが空 きになっていなければ、たとえ送信データを抱えていて も待っているような処理を行う。こうすることによっ て、送信側プロセッサ間の処理スピードの違いによるデ ータの紛失は避けられる。図5は上記動作を説明するフ ローチャートである。同図において、送信エリアと受信 エリアは共通メモリ上で同一のアドレスエリアであり、 データの流れている方向により送信エリア、受信エリア と名付けられている。また、送信側ブロセッサと受信側 プロセッサが入れ替わっても、良いように各プロセッサ 毎に送信エリア(相手側の受信エリア)を分けてあれ ば、データの混信はない。

# [0004]

【発明が解決しようとする課題】 従来のプロセッサ間通 信方式は、以上のように構成されているので、複数個の スレーププロセッサにデータを送信するときは、プロセ ッサ毎にデータを順次送信しなければならず、例えば複 数個のスレーププロセッサの時刻を合わせる処理の様に 同時にデータを護する処理においては、プロセッサ にデータを順次送信するために複数個のスレーププロセ ッサ間で設定された時間に、送信時間分のずれが生じる などの問題点があった。

[0005] この発明は上記のような問題点を解消する ためになされたもので、マスタブロセッサから複数個の スレーブブロセッサにデータを送信するときに、同時に 送信することの出来るブロセッサ問述信方式を得ること を目的としている。

#### [0006]

【課題を解決するための手段】第1の表明に係らるプロセッサは過値方式は、マスタプロセッサとスレーブプロセッサよいアクセスできるメモリと、マスタプロセッサ上にスレーブプロセッサに割り込みを発生させる割込条生部と、この割り込みを複数のスレーププロセッサに行える信号線と、複数側のスレーブプロセッサのそれぞれにマスタプロセッサよりの割り込みを受情する割込コントローラとを設けたものである。

[0007]第2の発明に係るプロセッサ問題信方式定は、マスタプロセッサがデータをメモリに設定する設定工程と、マスタプロセッサが複数のスレーププロセッサに同時に割り込みを発生させる割り込み通知工程と、各スレーププロセッサがそれぞれ割り込みを感知してメモリのデータをアクセスするアクセス工程を有したものである。

### [0008]

【作用】第1及び第2の発別に係わるプロセッサ問題信 方式は、マスタプロセッサより複数側のスレーププロセ ッサにデータを送信する際に、メモリに、送信用のデー タを書き込み、マスタプロセッサよりの割り込みを複数 側のスレーププロセッサがマスタプロセッサよ りの割り込みを受信し、送信されたデータをメモリから 誘み込むことにより、同時にマスタプロセッサよりのデ タを受信さる。

# [0009]

#### 【実施例】

実施例1.以下、この発明の一実施例を図について説明 する。図1において、10はマスタプロセッサであるブ ロセッサA、12はこのプロセッサA10のCPU、1 4はプロセッサA10の割込み発生器、15はプロセッ サA10の割込みコントローラ、20は複数個のスレー ブプロセッサの一つをしめすプロセッサB、22はこの プロセッサB20のCPU、23はプロセッサA10ま たはプロセッサB20から読み書きできる2-PORT メモリ、24はプロセッサB20の刺込み発生器で、こ の出力は論理和がとられて、割込みコントローラ15に 入力される。25はプロセッサB20の割込みコントロ ーラで割込み発生器14の出力が入力される。301は 割込み発生器14から割込みコントローラ25への割り 込み信号線、302は割込み発生器24から割込みコン トローラ15への割り込み債号線、図2に2-PORT メモリ23の構成例を示す。41はAの送信フラグ、4 2はAの送信エリア(Bの受信エリア)、43はBの送 信フラグ、44はBの送信エリア (Aの受信エリア)で ある。

【0010】次に動作について説明する。マスタプロセッサから複数個のスレーブプロセッサへのデータ送信時のフローチャートを図3に示す。マスタプロセッサ側の

処理は、ステップ101において、送信するデータが発 生するのを待つ。ステップ102において、プロセッサ B20の2-PORTメモリ23のAの送信フラグ41 に空きのパターン "0" が格納されていることをチェッ クし否ならステップ101を繰り返す。ステップ103 において、送信対象のプロセッサB20の2-PORT メモリ23のAの送信エリア42に送信するデータをか きこむ。ステップ104において、送債対象のプロセッ **サB20の2-PORTメモリ23のAの送信フラグ4** 1にデータ有りのパターン"1"を書き込み、割り込み 信号線301により、全プロセッサB20に割り込み信 号を発生させる。ステップ105において、相手プロセ ッサより応答が有ったかを、送信対象のプロセッサB2 0の2-PORTメモリ23のAの送信フラグ41に空 きのパターン"0"が格納されていることによりチェッ クし、全て応答があるまでステップ105を繰り返す。 スレーブプロセッサ側の処理は、ステップ111におい て、割り込み信号線301により、割り込みコントロー ラ25が割り込みを感知し、プロセッサB20の2-P ORTメモリ23のAの送信フラグ41にデータ有りの パターン "1" が書き込まれているかで、送信の有無を 検知する。ステップ112において、プロセッサB20 の2-PORTメモリ23のAの送信エリア42のデー タを受信する。ステップ113において、プロセッサB 20の2-PORTメモリ23のAの有りのパターン "1"が書き込まれているかで、送信の有無を検知す

る。送信フラグ41に空きのパターン"0"を格納す事により、プロセッサA10に対し割り込みの応答を通知する。

【00111】以上、この実施例では、1個のマスタプロセッサとは数個のスレーププロセッサよりなるマルチブロセッサンスしたおけるプロセッサル通信方式において、マスタブロセッサは、複数個のスレープブロセッサに割り込みを発生させる手段と、複数個のスレープフロセッサは割り込みを基合合かせて受信する手段とを備え、複数個のスレーブプロセッサのぞれぞれに、マスタブロセッサとスレーブプロセッサンよりの割り込みを受信する手段と、マスタブロセッサかよりの割り込みを受信する手段と、マスタブロセッサかより同時に、複数個のスレープブロセッサなり切り込みを発生させる手段とを備え、マスタブロセッサより同時に、複数個のスレープブロセッサに対してデータを送信するプロセッサの問題信方式を説明してデータを送信するプロセッサの問題信方式を説明した。

【0012】実施例2、なお、上記実施例では2-PO RTメモリ23が複数側のスレーブプロセッサ命に設置 された例を示したが、マスタプロセッサおよび複数側の スレーププロセッサからアクセスで多むとつの共有メ モリを備え、このひとつの対有メモリ上に複数側のスレ ーププロセッサ毎のAの送信フラグ41とAの送信エリ ア42とBの送信フラグ43とBの送信エリア々4をもなく、上記実施例と同様の4年を リアを設置してもよく、上記実施例と同様の4年を奏す る。

【0013】実施例3.また、上記実施例ではマスタブロセッサとスレーブプロセッサが固定されていおる場合を示したが、マスタとスレーブが同一構成をもつことにより、同一プロセッサが任意にマスタとスレーブの役わりを変えて動作することも可能である。

# [0014]

【発明の効果】以上のように、第1及び第2の発明によれば、マスタブロセッサが複数個のスレーブプロセッサ に割り込みを発生させ、複数個のスレーブプロセッサの それぞれがマスタブロセッサよりの割り込みを受信する よう構成したので、複数個のスレーブプロセッサにデー タを送信するときに同時に送信することの出来るプロセ ッサ間題信式が得られる。

ック向通信の式が4501で 【図面の簡単な説明】

【図1】この発明の一実施例による、プロセッサ間通信 方式を示す構成図である。

【図2】この発明の一実施例による、プロセッサBの2 -PORTメモリの構成例を示す図である。

【図3】この発明の一実施例による、マスタブロセッサから複数個のスレーブプロセッサへのデータ送信時のフ

ローチャート図である。


【図4】従来のプロセッサ間通信方式を示す構成図であ ス

【図5】従来の一実施例によるブロセッサ間通信のフロ ーチャート図である。

# 【符号の説明】 10 プロセッサA


- 12 AのCPU
- 14 Aの割込み発生器
- 15 Aの割込みコントローラ
- 20 プロセッサB 22 BのCPU
- 23 BO2-PORTXEU
- 24 Bの割込み発生器
- 25 Bの割込みコントローラ
- 41 Aの送信フラグ 42 Aの送信エリア
- 43 Bの送信フラグ
- 4.4 Bの送信エリア
- 301 Aの割込み信号線
- 302 Bの割込み信号線

[図1]




プロッセサ間通信方式の権成図






プロセッサBの2-PORTメモリの構成例





[図3]



【図5】

